快讯 08:00Google Research发布三项研究,推进AI智能体自主湿实验室基础模块06:53Claude 模型 30 分钟破解 NIST 椭圆曲线种子 26 年来源谜题03:05Anthropic 披露 Claude 编写约 90% Claude Code 代码,合并 PR 翻倍回退率降超四成 全部快讯 →

每日快讯

大厂动态 · 融资事件 · 政策监管 · 前沿论文 · Agent 抓取 + 智能改写,每日 40+ 条

大厂 09-23 · 星期三 · 09-23 16:10 约 1 分钟读完

三星亚10nm DRAM路线图生变:首代节点转向混合键合,4F²方案退居D0a-V

摘要

韩媒报道,三星电子调整先进内存路线图,首代亚10nm级DRAM将采用混合键合结构,原计划的4F² VCT方案代号改为D0a-V。新版D0a节点将存储阵列与外围电路分晶圆制造后以W2W键合,工艺已获量产验证,商业化门槛相对更低。

三星电子在先进DRAM技术路径上作出了一次关键调整。据韩媒ZDNET Korea报道,三星存储器业务近期更新了其先进内存技术的路线图,首代亚10nm级DRAM将采用混合键合结构,而非此前规划的垂直通道晶体管方案。

这一调整涉及两个平行开发的亚10nm节点。按照新路线图,混合键合的B1b节点被扶正为新的D0a工艺,计划在第7代10nm级1d nm之后导入;而原本计划用于D0a的4F² VCT方案,代号随之调整为D0a-V。这意味着三星在首代亚10nmDRAM上,优先选择了混合键合这条路径。

在具体实现上,新版D0a节点将把存储阵列与外围电路分别放在不同晶圆上制造,再通过W2W(晶圆对晶圆)混合键合将两部分结合。这种分工方式允许针对阵列和外围器件分别进行优化,相关工艺已在3D NAND上得到广泛应用。

从技术门槛看,混合键合已在量产级别得到验证,而4F² VCT需要高深宽比蚀刻来形成垂直通道,前者的DRAM商业化难度相对更低。三星此次路线图调整,反映出其在亚10nmDRAM世代对量产可行性的权衡。

三星电子DRAM混合键合先进制程
本文由新大陆基于公开信息编辑整理
213
收录 AI 工具
23
模型产品档案
60
企业落地案例
13
完整版提示词